该联盟的发起成员Tezzaron Semiconductor Corp. (Naperville, Ill.)和Ziptronix, Inc. (Morrisville, N.C.)已着手开发采用IMIS端口的存储器芯片，预期将在2008年底推出首款产品。

Tezzaron公司CEO Robert Patti 称，“现在的高速处理器内核要求具有非常高带宽的3-D互连，现有的以及一定时间内的DDR存储器技术是不能满足这一要求的”。

通过堆栈存储器裸片和处理器，两者的“亲密连接“使每个引脚的功耗约为24微瓦，而DDR每个引脚的功耗为30-40毫瓦。依据IMIS的标准，处理器和存储器之间1,000个引脚并行连接的功耗被限制在低于3W，而传统的互连功耗超过了30W。

“我们相信IMIS解决了处理器制造商们要实现上G存储时的带宽问题，访问我们的DRAM的典型时间为7奈秒” ，Patti称，“我们接近了DRAM的密度和SRAM的速度并提供比DRAM有竞争力的成本。”

IMIS端口尺寸为450×2,000微米，含有一个19单元（高）×80单元（宽）的针脚栅格，每个单元面积为25平方微米。处理器制造商正调整他们的裸片，包括添加一个IMIS端口，用于兼容来自3D-IC联盟（3D-IC联盟目前有包括约6位成员）不同成员的存储器芯片。

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。